Computer-Architektur : : Modellierung, Entwicklung und Verifikation mit Verilog / / Karl Stroetmann.

Dem Buch liegt die Idee zugrunde, dass der Entwurf digitaler Schaltungen idealerweise mit Hilfe einer Hardwarebeschreibungssprache erfolgt. So werden einerseits die Konzepte der Rechner-Technik dargestellt, andererseits aber auch gezeigt, wie sich diese Konzepte mit Hilfe der Hardwarebeschreibungssp...

Full description

Saved in:
Bibliographic Details
Superior document:Title is part of eBook package: De Gruyter DGBA Physical Sciences 2000 - 2014
VerfasserIn:
MitwirkendeR:
Place / Publishing House:Berlin ;, Boston : : Oldenbourg Wissenschaftsverlag, , [2009]
©2007
Year of Publication:2009
Language:German
Series:Grundlagen der Elektro- und Informationstechnik
Online Access:
Physical Description:1 online resource (408 p.)
Tags: Add Tag
No Tags, Be the first to tag this record!
id 9783486595109
ctrlnum (DE-B1597)233584
(OCoLC)979595175
collection bib_alma
record_format marc
spelling Stroetmann, Karl, author. aut http://id.loc.gov/vocabulary/relators/aut
Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog / Karl Stroetmann.
Berlin ; Boston : Oldenbourg Wissenschaftsverlag, [2009]
©2007
1 online resource (408 p.)
text txt rdacontent
computer c rdamedia
online resource cr rdacarrier
text file PDF rda
Grundlagen der Elektro- und Informationstechnik
Front Matter -- Inhaltsverzeichnis -- 1 Einleitung -- 2 Aufbau eines Rechners -- Geleitwort des Herausgebers -- Vorwort -- Back Matter -- 3 Aufbau eines Rechenwerks -- 4 Sequentielle Schaltungen -- 5 Implementierung des SRP -- 6 Die IJVM -- 7 Der Prozessor Mic-1 -- 8 Mikro-Assembler -- 9 Fließkomma-Arithmetik -- Literaturverzeichnis -- Index
restricted access http://purl.org/coar/access_right/c_16ec online access with authorization star
Dem Buch liegt die Idee zugrunde, dass der Entwurf digitaler Schaltungen idealerweise mit Hilfe einer Hardwarebeschreibungssprache erfolgt. So werden einerseits die Konzepte der Rechner-Technik dargestellt, andererseits aber auch gezeigt, wie sich diese Konzepte mit Hilfe der Hardwarebeschreibungssprache Verilog realisieren lassen. Die dabei benötigten Konstrukte von Verilog werden ebenfalls vorgestellt. Dadurch wird es dem Leser ermöglicht, die vermittelten theoretischen Inhalte unmittelbar praktisch nachzuvollziehen Das Buch beginnt mit der Beschreibung eines einfachen RISC-Prozessors. Anschließend werden die Hardwareaspekte der benötigten Rechenwerke und sequentielle Schaltungen vorgestellt und mit Verilog modelliert, bevor eine komplette CPU entworfen wird. Schließlich liegt eine Beschreibung des anfänglich vorgestellten RISC-Prozessors auf Gatter-Ebene vor. Die folgenden Kapitel behandeln komplexere Rechnersysteme. CISC-Prozessoren und leistungsfähigere Assembler wie JAVA-Bytecode und Mikroassembler für die Interpretation der Rechnerbefehle der CISC-Maschine werden vorgestellt und mit Verilog modelliert. Die benötigten Konstrukte von Verilog werden im Buch Zug um Zug eingeführt. Methoden zum Rechnen mit Fließkommazahlen nach dem IEEE-754-Standard sowie Algorithmen in Verilog zur Addition und Multiplikation solcher Zahlen vervollständigen das Buch.
Mode of access: Internet via World Wide Web.
In German.
Description based on online resource; title from PDF title page (publisher's Web site, viewed 24. Apr 2022)
Computer architecture.
CISC-Prozessor.
CPU.
Digitaltechnik.
Hardwarebeschreibung.
Hardwareentwicklung.
Technology & Engineering / Engineering (General). bisacsh
Hoppe, Prof. Dr. Bernhard, contributor. ctb https://id.loc.gov/vocabulary/relators/ctb
Stroetmann, Karl, contributor. ctb https://id.loc.gov/vocabulary/relators/ctb
Title is part of eBook package: De Gruyter DGBA Physical Sciences 2000 - 2014 9783110637212 ZDB-23-GPS
Title is part of eBook package: De Gruyter eBook-Paket OWV Elektrotechn., Masch.bau, Ing.Wiss. 2005-12 9783110346770 ZDB-23-OEM
print 9783486580297
https://doi.org/10.1524/9783486595109
https://www.degruyter.com/isbn/9783486595109
Cover https://www.degruyter.com/document/cover/isbn/9783486595109/original
language German
format eBook
author Stroetmann, Karl,
Stroetmann, Karl,
spellingShingle Stroetmann, Karl,
Stroetmann, Karl,
Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog /
Grundlagen der Elektro- und Informationstechnik
Front Matter --
Inhaltsverzeichnis --
1 Einleitung --
2 Aufbau eines Rechners --
Geleitwort des Herausgebers --
Vorwort --
Back Matter --
3 Aufbau eines Rechenwerks --
4 Sequentielle Schaltungen --
5 Implementierung des SRP --
6 Die IJVM --
7 Der Prozessor Mic-1 --
8 Mikro-Assembler --
9 Fließkomma-Arithmetik --
Literaturverzeichnis --
Index
author_facet Stroetmann, Karl,
Stroetmann, Karl,
Hoppe, Prof. Dr. Bernhard,
Hoppe, Prof. Dr. Bernhard,
Stroetmann, Karl,
Stroetmann, Karl,
author_variant k s ks
k s ks
author_role VerfasserIn
VerfasserIn
author2 Hoppe, Prof. Dr. Bernhard,
Hoppe, Prof. Dr. Bernhard,
Stroetmann, Karl,
Stroetmann, Karl,
author2_variant p d b h pdb pdbh
p d b h pdb pdbh
k s ks
k s ks
author2_role MitwirkendeR
MitwirkendeR
MitwirkendeR
MitwirkendeR
author_sort Stroetmann, Karl,
title Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog /
title_sub Modellierung, Entwicklung und Verifikation mit Verilog /
title_full Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog / Karl Stroetmann.
title_fullStr Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog / Karl Stroetmann.
title_full_unstemmed Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog / Karl Stroetmann.
title_auth Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog /
title_alt Front Matter --
Inhaltsverzeichnis --
1 Einleitung --
2 Aufbau eines Rechners --
Geleitwort des Herausgebers --
Vorwort --
Back Matter --
3 Aufbau eines Rechenwerks --
4 Sequentielle Schaltungen --
5 Implementierung des SRP --
6 Die IJVM --
7 Der Prozessor Mic-1 --
8 Mikro-Assembler --
9 Fließkomma-Arithmetik --
Literaturverzeichnis --
Index
title_new Computer-Architektur :
title_sort computer-architektur : modellierung, entwicklung und verifikation mit verilog /
series Grundlagen der Elektro- und Informationstechnik
series2 Grundlagen der Elektro- und Informationstechnik
publisher Oldenbourg Wissenschaftsverlag,
publishDate 2009
physical 1 online resource (408 p.)
contents Front Matter --
Inhaltsverzeichnis --
1 Einleitung --
2 Aufbau eines Rechners --
Geleitwort des Herausgebers --
Vorwort --
Back Matter --
3 Aufbau eines Rechenwerks --
4 Sequentielle Schaltungen --
5 Implementierung des SRP --
6 Die IJVM --
7 Der Prozessor Mic-1 --
8 Mikro-Assembler --
9 Fließkomma-Arithmetik --
Literaturverzeichnis --
Index
isbn 9783486595109
9783110637212
9783110346770
9783486580297
callnumber-first Q - Science
callnumber-subject QA - Mathematics
callnumber-label QA76
callnumber-sort QA 276.9 A73 S776 42007EB
url https://doi.org/10.1524/9783486595109
https://www.degruyter.com/isbn/9783486595109
https://www.degruyter.com/document/cover/isbn/9783486595109/original
illustrated Not Illustrated
dewey-hundreds 000 - Computer science, information & general works
dewey-tens 000 - Computer science, knowledge & systems
dewey-ones 004 - Data processing & computer science
dewey-full 004.22
dewey-sort 14.22
dewey-raw 004.22
dewey-search 004.22
doi_str_mv 10.1524/9783486595109
oclc_num 979595175
work_keys_str_mv AT stroetmannkarl computerarchitekturmodellierungentwicklungundverifikationmitverilog
AT hoppeprofdrbernhard computerarchitekturmodellierungentwicklungundverifikationmitverilog
status_str n
ids_txt_mv (DE-B1597)233584
(OCoLC)979595175
carrierType_str_mv cr
hierarchy_parent_title Title is part of eBook package: De Gruyter DGBA Physical Sciences 2000 - 2014
Title is part of eBook package: De Gruyter eBook-Paket OWV Elektrotechn., Masch.bau, Ing.Wiss. 2005-12
is_hierarchy_title Computer-Architektur : Modellierung, Entwicklung und Verifikation mit Verilog /
container_title Title is part of eBook package: De Gruyter DGBA Physical Sciences 2000 - 2014
author2_original_writing_str_mv noLinkedField
noLinkedField
noLinkedField
noLinkedField
_version_ 1806145615902539776
fullrecord <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>04722nam a22007695i 4500</leader><controlfield tag="001">9783486595109</controlfield><controlfield tag="003">DE-B1597</controlfield><controlfield tag="005">20220424125308.0</controlfield><controlfield tag="006">m|||||o||d||||||||</controlfield><controlfield tag="007">cr || ||||||||</controlfield><controlfield tag="008">220424t20092007gw fo d z ger d</controlfield><datafield tag="019" ind1=" " ind2=" "><subfield code="a">(OCoLC)984688893</subfield></datafield><datafield tag="019" ind1=" " ind2=" "><subfield code="a">(OCoLC)987940934</subfield></datafield><datafield tag="019" ind1=" " ind2=" "><subfield code="a">(OCoLC)992536714</subfield></datafield><datafield tag="019" ind1=" " ind2=" "><subfield code="a">(OCoLC)999362236</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486595109</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1524/9783486595109</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-B1597)233584</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)979595175</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-B1597</subfield><subfield code="b">eng</subfield><subfield code="c">DE-B1597</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="050" ind1=" " ind2="4"><subfield code="a">QA76.9.A73</subfield><subfield code="b">.S776 2007eb</subfield></datafield><datafield tag="072" ind1=" " ind2="7"><subfield code="a">TEC009000</subfield><subfield code="2">bisacsh</subfield></datafield><datafield tag="082" ind1="0" ind2="4"><subfield code="a">004.22</subfield><subfield code="2">23</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="2">rvk</subfield><subfield code="0">(DE-625)rvk/143626:</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Stroetmann, Karl, </subfield><subfield code="e">author.</subfield><subfield code="4">aut</subfield><subfield code="4">http://id.loc.gov/vocabulary/relators/aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Computer-Architektur :</subfield><subfield code="b">Modellierung, Entwicklung und Verifikation mit Verilog /</subfield><subfield code="c">Karl Stroetmann.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin ;</subfield><subfield code="a">Boston : </subfield><subfield code="b">Oldenbourg Wissenschaftsverlag, </subfield><subfield code="c">[2009]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">©2007</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 online resource (408 p.)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="a">text</subfield><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="a">computer</subfield><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="a">online resource</subfield><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="347" ind1=" " ind2=" "><subfield code="a">text file</subfield><subfield code="b">PDF</subfield><subfield code="2">rda</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Grundlagen der Elektro- und Informationstechnik</subfield></datafield><datafield tag="505" ind1="0" ind2="0"><subfield code="t">Front Matter -- </subfield><subfield code="t">Inhaltsverzeichnis -- </subfield><subfield code="t">1 Einleitung -- </subfield><subfield code="t">2 Aufbau eines Rechners -- </subfield><subfield code="t">Geleitwort des Herausgebers -- </subfield><subfield code="t">Vorwort -- </subfield><subfield code="t">Back Matter -- </subfield><subfield code="t">3 Aufbau eines Rechenwerks -- </subfield><subfield code="t">4 Sequentielle Schaltungen -- </subfield><subfield code="t">5 Implementierung des SRP -- </subfield><subfield code="t">6 Die IJVM -- </subfield><subfield code="t">7 Der Prozessor Mic-1 -- </subfield><subfield code="t">8 Mikro-Assembler -- </subfield><subfield code="t">9 Fließkomma-Arithmetik -- </subfield><subfield code="t">Literaturverzeichnis -- </subfield><subfield code="t">Index</subfield></datafield><datafield tag="506" ind1="0" ind2=" "><subfield code="a">restricted access</subfield><subfield code="u">http://purl.org/coar/access_right/c_16ec</subfield><subfield code="f">online access with authorization</subfield><subfield code="2">star</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">Dem Buch liegt die Idee zugrunde, dass der Entwurf digitaler Schaltungen idealerweise mit Hilfe einer Hardwarebeschreibungssprache erfolgt. So werden einerseits die Konzepte der Rechner-Technik dargestellt, andererseits aber auch gezeigt, wie sich diese Konzepte mit Hilfe der Hardwarebeschreibungssprache Verilog realisieren lassen. Die dabei benötigten Konstrukte von Verilog werden ebenfalls vorgestellt. Dadurch wird es dem Leser ermöglicht, die vermittelten theoretischen Inhalte unmittelbar praktisch nachzuvollziehen Das Buch beginnt mit der Beschreibung eines einfachen RISC-Prozessors. Anschließend werden die Hardwareaspekte der benötigten Rechenwerke und sequentielle Schaltungen vorgestellt und mit Verilog modelliert, bevor eine komplette CPU entworfen wird. Schließlich liegt eine Beschreibung des anfänglich vorgestellten RISC-Prozessors auf Gatter-Ebene vor. Die folgenden Kapitel behandeln komplexere Rechnersysteme. CISC-Prozessoren und leistungsfähigere Assembler wie JAVA-Bytecode und Mikroassembler für die Interpretation der Rechnerbefehle der CISC-Maschine werden vorgestellt und mit Verilog modelliert. Die benötigten Konstrukte von Verilog werden im Buch Zug um Zug eingeführt. Methoden zum Rechnen mit Fließkommazahlen nach dem IEEE-754-Standard sowie Algorithmen in Verilog zur Addition und Multiplikation solcher Zahlen vervollständigen das Buch.</subfield></datafield><datafield tag="538" ind1=" " ind2=" "><subfield code="a">Mode of access: Internet via World Wide Web.</subfield></datafield><datafield tag="546" ind1=" " ind2=" "><subfield code="a">In German.</subfield></datafield><datafield tag="588" ind1="0" ind2=" "><subfield code="a">Description based on online resource; title from PDF title page (publisher's Web site, viewed 24. Apr 2022)</subfield></datafield><datafield tag="650" ind1=" " ind2="0"><subfield code="a">Computer architecture.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">CISC-Prozessor.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">CPU.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Digitaltechnik.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Hardwarebeschreibung.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Hardwareentwicklung.</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Technology &amp; Engineering / Engineering (General).</subfield><subfield code="2">bisacsh</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Hoppe, Prof. Dr. Bernhard, </subfield><subfield code="e">contributor.</subfield><subfield code="4">ctb</subfield><subfield code="4">https://id.loc.gov/vocabulary/relators/ctb</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Stroetmann, Karl, </subfield><subfield code="e">contributor.</subfield><subfield code="4">ctb</subfield><subfield code="4">https://id.loc.gov/vocabulary/relators/ctb</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="i">Title is part of eBook package:</subfield><subfield code="d">De Gruyter</subfield><subfield code="t">DGBA Physical Sciences 2000 - 2014</subfield><subfield code="z">9783110637212</subfield><subfield code="o">ZDB-23-GPS</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="i">Title is part of eBook package:</subfield><subfield code="d">De Gruyter</subfield><subfield code="t">eBook-Paket OWV Elektrotechn., Masch.bau, Ing.Wiss. 2005-12</subfield><subfield code="z">9783110346770</subfield><subfield code="o">ZDB-23-OEM</subfield></datafield><datafield tag="776" ind1="0" ind2=" "><subfield code="c">print</subfield><subfield code="z">9783486580297</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.1524/9783486595109</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://www.degruyter.com/isbn/9783486595109</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="3">Cover</subfield><subfield code="u">https://www.degruyter.com/document/cover/isbn/9783486595109/original</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">EBA_BACKALL</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">EBA_CL_CHCOMSGSEN</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">EBA_DGALL</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">EBA_EBKALL</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">EBA_STMALL</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV-deGruyter-alles</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">PDA12STME</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">PDA5EBK</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-GPS</subfield><subfield code="c">2000</subfield><subfield code="d">2014</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-OEM</subfield><subfield code="c">2005</subfield><subfield code="d">2012</subfield></datafield></record></collection>