Computer-Architektur : : Modellierung, Entwicklung und Verifikation mit Verilog / / Karl Stroetmann.

• Superior document: Title is part of eBook package: De Gruyter DGBA Physical Sciences 2000 - 2014
• VerfasserIn: Stroetmann, Karl,
• MitwirkendeR: Hoppe, Prof. Dr. Bernhard,; Stroetmann, Karl,
• Place / Publishing House: Berlin ;, Boston : : Oldenbourg Wissenschaftsverlag, , [2009]; ©2007
• Year of Publication: 2009
• Language: German
• Series: Grundlagen der Elektro- und Informationstechnik
• Physical Description: 1 online resource (408 p.)
• Other title: Front Matter --; Inhaltsverzeichnis --; 1 Einleitung --; 2 Aufbau eines Rechners --; Geleitwort des Herausgebers --; Vorwort --; Back Matter --; 3 Aufbau eines Rechenwerks --; 4 Sequentielle Schaltungen --; 5 Implementierung des SRP --; 6 Die IJVM --; 7 Der Prozessor Mic-1 --; 8 Mikro-Assembler --; 9 Fließkomma-Arithmetik --; Literaturverzeichnis --; Index
• Format: Mode of access: Internet via World Wide Web.
• ISBN: 9783486595109; 9783110637212; 9783110346770
• DOI: 10.1524/9783486595109
• Access: restricted access
• Hierarchical level: Monograph
• Statement of Responsibility: Karl Stroetmann.

Dem Buch liegt die Idee zugrunde, dass der Entwurf digitaler Schaltungen idealerweise mit Hilfe einer Hardwarebeschreibungssprache erfolgt. So werden einerseits die Konzepte der Rechner-Technik dargestellt, andererseits aber auch gezeigt, wie sich diese Konzepte mit Hilfe der Hardwarebeschreibungssprache Verilog realisieren lassen. Die dabei benötigten Konstrukte von Verilog werden ebenfalls vorgestellt. Dadurch wird es dem Leser ermöglicht, die vermittelten theoretischen Inhalte unmittelbar praktisch nachzuvollziehen Das Buch beginnt mit der Beschreibung eines einfachen RISC-Prozessors. Anschließend werden die Hardwareaspekte der benötigten Rechenwerke und sequentielle Schaltungen vorgestellt und mit Verilog modelliert, bevor eine komplette CPU entworfen wird. Schließlich liegt eine Beschreibung des anfänglich vorgestellten RISC-Prozessors auf Gatter-Ebene vor. Die folgenden Kapitel behandeln komplexere Rechnersysteme. CISC-Prozessoren und leistungsfähigere Assembler wie JAVA-Bytecode und Mikroassembler für die Interpretation der Rechnerbefehle der CISC-Maschine werden vorgestellt und mit Verilog modelliert. Die benötigten Konstrukte von Verilog werden im Buch Zug um Zug eingeführt. Methoden zum Rechnen mit Fließkommazahlen nach dem IEEE-754-Standard sowie Algorithmen in Verilog zur Addition und Multiplikation solcher Zahlen vervollständigen das Buch.