FPGA Hardware-Entwurf : : Schaltungs- und System-Design mit VHDL und C/C++ / / Frank Kesel.

• Superior document: Title is part of eBook package: De Gruyter DG OWV ebook Paket Lehrbücher Technik und Informatik 2018
• VerfasserIn: Kesel, Frank,
• Place / Publishing House: München ;, Wien : : De Gruyter Oldenbourg, , [2018]; ©2018
• Year of Publication: 2018
• Edition: 4. aktualisierte und überarbeitete Auflage
• Language: German
• Series: De Gruyter Studium
• Physical Description: 1 online resource (580 p.)

Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs. Zielgerichtete Einführung in den digitalen Schaltungsentwurf Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design.

Table of Contents

Frontmatter -- Vorwort -- Inhaltsverzeichnis -- 1. Einleitung -- 2. Modellierung von digitalen Schaltungen mit VHDL -- 3. Digitale integrierte Schaltungen -- 4. Von der Register-Transfer-Ebene zur Gatterebene -- 5. Physikalische Realisierung und Timing Analyse -- 6. High-Level Synthese -- A. Anhang -- Literaturverzeichnis -- Index